"、65nmおよび90nmプロセス技術

I

ikru26

Guest
誰detailyは、90nmおよび65nm技術の違いについて教えて説明してもらえます

 
Dyski SSD zbudowane z wykorzystaniem pamięci flash coraz śmielej zaczynają zdobywać uznanie fanów nowych technologii. Użytkownicy doceniają w nich szybkość, tot...

Read more...
 
65nmプロセスや90nmプロセスは
、 この番号IC実現には
、 トランジスタの最小ゲート長さを表¥しています。

として
、 この番号が速くなる技術の減少と
、 より小さな面積も消費電力が大きくしている。なぜか?

なぜならば、MOSトランジスタの面積の減少は
、 私たちは
、 同じエリア内のトランジスタをより多く配置することができます。そして
、 門のエリアとしても()の寄生などの速度を増加さが減少されている負荷容量が減少した。

だから我々は、65nm技術をさらに高速化され
、 以下の事項の90nm技術よりも言うことができる。

は、ICの実現技術を参照してください詳細については

www.itrs.net

 
と思うのポスターの前に私mispoke。ICの最小の機能¥のサイズとしては増加しない場合の消費電力を減少し
、 電力密度はありません。消費電力も同等の設計のための低下しますが、それははるかに小さい領域での電力消費の密度を増加するようになります。

 
やあ

iは"のISEのTCADシミュレーション90 nmの転記午前技術NMOSのデバイス"。

それをチック。が90nmのNMOSのデバイスに関する情報があります。

読む価値がある場合
、 ウル工場に興味が。
<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"とてもハッピー¥" border=¥"0¥" />申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 
私は
、 バックエンドに新しいです。

ゲート長、uはワット/リットルの比率や
、 またはnpn型またはpnpトランジスタの厚さのような意味のあるものを意味します。Ŭ少し深いかanyotherウェブリンクや読書の良い本を説明することができます

 
技術の最小ゲート長可能¥性の観点から
、 特定のプロセス技術で指定されます。として
、 ゲート長の距離を電子が減少
、 ソ¥ースからドレインへの旅行へのニーズとそのためのデバイスより速くなる..なる前に
、 これらのすべてのゲート長ミクロンの長さの面で、今はナノメートルのに記載されていた。ゲートの長さより小さいミクロンは通常
、 ディープサブミクロンtechnolgies(DSM)のと呼ばれます。としての技術は他の寄生要素のDSMの場に以上にも考慮する必要が設計されます。シナリオのようなものだったミクロン技術の例については、回路(involovingトランジスタ)の伝播遅延は
、 ワイヤ何か他の人に
、 この回路を接続することにより
、 複数の遅延が追加されました。しかし
、 この回路は、DSMプロセスの遅延の少ない配線ではなく、1つずつ追加されます。一方ミクロン技術では
、 ほとんどが軽微だったためDSMの遅延線の長さによって追加さが重要です。Infactは
、 この例を挙げて唯一のマグマの合成
、 彼らのコンセプトを導入しました。

 
私は
、 あなたの疑問は
、 トランジスタのサイズ、現在、GMは、vtは
、 それぞれ90、65および45nmプロセスの親指の規則があります。
どのような立上り時間と他の寄生容量やコンダクタンスは
、 技術とスケーリングされる。それぞれの技術を行くことができる最高の周波数の任意の制限事項です

貴重な共有をありがとう

 
90nmプロセスと65nmプロセスと45nmプロセスの詳細については技術はこれらのリンクを参照してください

http://www.intel.com/technology/silicon/45nm_technology.htm
http://www.intel.com/technology/silicon/65nm_technology.htm
http://www.intel.com/technology/silicon/90nm_technology.htm

 
現在、Intelの気前がいいの最高の論文を読む必要があります。

 

Welcome to EDABoard.com

Sponsor

Back
Top