| 著者 | メッセージ |
|---|
zhoury
メンバー登録： 2002年4月25日
投稿： 27
|  2002年7月5日10:49 設計のCPU | | |
|
| | 今私は 、 64ビットCPUの設計にprejectしている。 私は他の場合は 、 喜んで支援する経験がある人that.pls午後私の経験があること聞いていくつかの質問があります。 |
|
| トップに戻る | |
 |
ギャビー
メンバー登録： 2002年3月18日
投稿： 97
場所：イスラエル
| | 2002年7月5日11:05 | | |
|
| やあ
VHDLの場合はCPUコアのいくつかの情報がある：
www.opencores.org
また 、 あなたが尋ねることができます。
敬具。 |
|
| トップに戻る | |
|
zhoury
メンバー登録： 2002年4月25日
投稿： 27
| | 2002年7月5日14:48 | | | タグ： どのようにCPUを設計する |
|
| ギャビーの初感謝します。
今は組み込みCPUよりも 、 より複雑な実際のCPUの設計に関与。 これに対応したインテルIA64.So今はIntelまたはibm.Iのために働く人たちがいると友達を作りたい設計されているCPUの設計をどうやって知る必要があります。 |
|
| トップに戻る | |
|
エース- Xを
メンバー登録： 2002年1月25日
投稿数： 590
助け： 26
| | 2002年7月5日15:53 | | |
|
| の IA - 64 ？ 
ないチャンス！ おそらく、それは市場で最も複雑なプロセッサです。 またx86のコードの内部表現にVLIW （ CISCアーキテクチャ）から動的なコード変換をサポートしています。 私はあなたより：理由がない市販のVLIWプロセッサは 、 これらのプロセッサの主な理由だということが分かるような、あなたのアルゴリズムで別の枝に目を通すことができると非常に複雑なコンパイラコマンドに必要な長い単語が変換されます。 こいつらインテルやHP （ ）よりも狂気の沙汰だが-このコンパイラは 、 ハードウェアで実装！ 彼らは数年前に開発されました。
そして今、どのようにして 、 このデザインを終えるときになると思いますか？ 幸運な場合があります私は20年間では、期待！ ？
ご多幸を祈って、
エースのX 。 |
|
| トップに戻る | |
|
zhoury
メンバー登録： 2002年4月25日
投稿： 27
| | 2002年7月5日16:25 私はジョーカーです。 | | | タグ： どのようにCPUを設計する |
|
| | 私は真剣に。 もし誰か私午後pls手伝うことに興味を持っている。 今は約400万ゲートchinset開発の経験があるともっとやってみたい。 今は設計のCPUとチップセットとCPUのための新しいアムとの違いを知ってほしい。 私especialy方法を使用しているシノプシスdesignwareデザインは 、 DCおよび低alu.Weマクロなどの設計にこのようなCPUが設計のための基本を知ってほしい 。 しかし 、 私のためのCPUチップセットよりもはるかにゲートしているとしているCPUのための適切な方法ではないと思う正確に時間restricば誰でもこのような経験がある私午後 pls 。 |
|
| トップに戻る | |
|
ASICの
メンバー登録： 2001年5月18日
投稿数： 220
| | 2002年7月5日17:23 | | |
|
| エース- Xの場合はそれができないからといって、そのyechenできないわけではない。 [ごめんエース- Xを、私はいくつかの私の言葉、それは悪いことではなかったように]を取る
また、ほとんどのDSPは、 TIの6000シリーズのようなWLIW 、およびTIのCコンパイラが実際に入手することができ 、 今日の作業です。 最後に、チップのIA64互換性の場合は、ボーランドまたはM $のコンパイラを行うことである。 Yechen邪魔にならなくて済む 
yechenと、 Sun のUltraSparc IIe CPUのためのVerilogのコードを 、 SunのWebサイトより無償でダウンロード可能です。 また、 CPUの場合は 、 レオンに注目する必要があります。 それHDLソースのも 、無料で入手可能です。 両方のCPU HDL とすると 、 $ $イース直流ynopなるスクリプトを使用して行われています。 DWはない 
CPUのアーキテクチャでは、私は 、 IA64 、 慣れていないようですが 、 それがIntelのアイデアだとx86のコードを変換するための完全に除去するのですか？ ジャンクのこの作品がなければ、 CPU の半分のサイズしかば、おそらく、 パイプラインの20 ％の手順を使用して 、 電力4分の1を消費するか？ 自分の目からは、多くのx86プロセッサWLIWを構築するよりも簡単になります。
おそらく 、 いくつかの方向に私のIA64データシートをポイントすることができますか？
クローンのIA64した場合は最後に、 Intelは 、 あなたのお尻を提訴しないのでしょうか？
ASICの
ASICのが2002年7月7日16:05に編集した最終;で1時間に編集合計 |
|
| トップに戻る | |
|
zhoury
メンバー登録： 2002年4月25日
投稿： 27
| | 2002年7月6日2:56 | | |
|
| おかげで基本。 私は太陽の CPU を通じて考えて喜んでいるでしょう。
ところで誰もCPUの設計に最適なツールをいくつかのポイントですか？ みんなと共有する場合 、 ここに私は買う。 |
|
| トップに戻る | |
|
ntxp
メンバー登録： 2002年5月29日
投稿： 57
| | 2002年7月6日4:01 | | | タグ： どのようにCPUを設計する |
|
| としてのSparc CPUのVerilogのRTLが付属しています、私が何かを設計し 、 より高密度のIA64のクローンとしてのCPUのDC を使用する必要があるパックは、設計されている方がいいように、いくつかのマクロをカスタム設計する必要があります、思ったことを意味して戻ってき回路図とレイアウトの編集原始ので、私はプロジェクトを開始するには、私のDCは、 Cadence社とアヴァンのような従来のツールを使用します（ oh. 。それSNPをする）である必要があります。
VLIW のもう一つの良い商業Trimedia例ですが、 Philips社のコンパイラを内蔵していると私は 、 少なくとも1つのクローンはTrimediaパキスタン会社が（ロケット技術）設計されていますが、それだけとは 、 ユーザがTrimediaのコンパイルツールを使用するために必要なクローンを ū VLIWしない限り 、 新しい自分のブランドを展開するので、同じように、誰も必要とするソフトウェアのことを心配する。
ところで、次の図書面白いときにクローンのアーキテクチャを設計することがあります：
コンピュータアーキテクチャ-定量的アプローチ（第3版）
複雑な組込みシステムの設計
プロジェクトクール！
ntxp 。 |
|
| トップに戻る | |
|
zhoury
メンバー登録： 2002年4月25日
投稿： 27
| | 06 Jul 2002 14:27 | | |
|
| 今私は 、 マクロを設計するためwondering午前いますが 、 デザインのための商用ツールはありません。
ところで私たちのクローンではないのIA64 。 |
|
| トップに戻る | |
|
エース- Xを
メンバー登録： 2002年1月25日
投稿数： 590
助け： 26
| | 2002年7月6日14:29 | | |
|
| 明確な状況には：
-------------------------
私のIA64用コンパイラでは問題はないと述べた- x86用のコンパイラ機能しますが、 [ OK ] を 、 その内部構造について-の内部VLIW （米EPIC ）に表現x86のコマンドを変換するコンパイラ 、 作品の一部としてのIA64 ！ これは一部のIA64プロセッサの中でも最も複雑な部分です！
TriMedia 、 MediaEngine 、 TIと他の人に懸念-これらすべてのプロセッサのDSP 、または、より多くのトピックに近いとみられている-彼らのSIMD （単一命令複数データ）している-ことなく VLIW アーキテクチャ上の利益を得るために自然な形の的に複雑なコンパイラ。 しかし 、 私の汎用VLIWプロセッサのためのコンパイラについて語った！ 繰り返しになりますが、一般的な理由がない 、 純粋なVLIW 、この会社の市場から姿を消した多目的プロセッサ（除く-ですが 、 知っている）のですか？ とにかく、私は複雑な方法を説明するのコンパイラでこの例のIA64の性質を提供しています。 このURLを見てそれをクリアする： http://developer.intel.com/design/itanium/idfisa/index.htm
そのためには、私からのアドバイスのIA64では起動するが、他のアーキテクチャ。 with processor design). 私としては、プロセッサの設計での最初の経験yechen ）の実現のIA64プロセッサの設計で 、 初心者のための最悪の選択 （にまでされています。
is right - you'd better start with this nice book from David Patterson and John Hennessy: とntxp権利である-より良いデビッドパターソン 、 ジョンヘネシーから良い本を開始します：
http://www.amazon.com/exec/obidos/ASIN/1558605967/qid=1025958103/sr=8-1/ref=sr_8_1/104-0586871-8110369
それは現代までのアーキテクチャの詳細についてはいくつかのアイデアを与えるだろう。
ご多幸を祈って、
エースのX 。 |
|
| トップに戻る | |
|
dainis
メンバー登録： 2001年5月15日
投稿数： 1451
助け： 56
| | 2002年7月6日18:59 | | |
|
| 見る：
時間**ポール： / /ワット*ワリスフツナ諸島- cpu.org /
時間**ポール： / /ワット* w.fpgacpu.org / links.html |
|
| トップに戻る | |
|
ntxp
メンバー登録： 2002年5月29日
投稿： 57
| | 2002年7月8日4:55 | | |
|
| 感謝エース- Xは 、 良い点。
私は別のトランスメタyechenを構築するつもりであり 、 そのような夢が面白いと考えた。
再び現実に 、 是非、私はのIA64やISAのは（も）は 、 性能の互換性を言及していない互換性の同意大きな仕事の一部です。 もし 、 このプロジェクトに取り組んでyechen本当に興味を持っている 、 私はあなたのF - CPUのように実行するには、他のエースの人々のグループを収集する必要があります- 20年の Xの突起がこの課題に過度に楽観的だと思う。
大きな夢とにかく、
ntxp |
|
| トップに戻る | |
|
zhoury
メンバー登録： 2002年4月25日
投稿： 27
| | 2002年7月8日15:25 | | |
|
| 誰もが上記のありがとう。
はい 、 私はこの人がこのプロジェクトのためのEDA project.And午前多くて充電している。 だから私はこのようなASIC設計フローに興味がある。 は 、 IA64アーキテクチャcomplexity.We心配はない本当に私に言えるこの設計のための偉大な人物だ。 コンパイラの問題もある。 今私は何の設計デザイン 、 通常のCPUとデジタルcircuit.Iのための特別な意味ですか設計フローとEDAツール。
我々のIA64クローニングされていません。 私たちはもしかしたらup.It s 'をcompatibal startup.For試合は 、 私たちはデザインのIA64 compatibal cpu.Performanceがっている多くのことが重要です。 |
|
| トップに戻る | |
|
farmerwang
メンバー登録： 2002年5月29日
投稿： 60
助け： 1
| | 2002年7月25日6:02 | | |
|
| | 私は学問のために働く必要がありますū orgnizationね。 誰が社の製品からは 、 このようなプロジェクトを選択するいくつかの会社の金を稼ぐ。 想像するよりもCPUの設計は非常に多く、あなたのプロジェクトの進歩として認識されます複雑です。 エースと私は強くagress - xのいくつかのポイントです。 私は、 CPUのプロジェクトに 3 年間、それは完全に互換性のembbed MIPSのCPUのは、私たち2年かかったenvovledていた我々のFPGAのプロトタイプにひるむのGUIを起動する前にすることができます。 安定する前に 、 コアとなる3位に再スピン。 は 、 ボトルネックの検証ではなく、デザイン（ u ）を、 高クロック周波数を追求しないとなります。 私の会社は政府の背景なしに 、 このようなプロジェクトを与えることができると思うよ。 |
|
| トップに戻る | |
|
