ルール | 最近の投稿 | 話題のRSS | 検索 | 登録 | ログイン

クロックおよびデータリカバリ回路

EDAboard.comフォーラムインデックス - " アナログ回路設計 - " クロックおよびデータリカバリ回路

著者

メッセージ

xwcwc1234

メンバー登録：2001年7月21日
投稿数：316
助け：5

2004年12月8日10時31 クロックおよびデータリカバリ回路

こんにちはすべて、
私は、10MHzのクロックおよびデータリカバリ回路を設計する必要があります。誰でも）は、このサブジェクト（位相検出器、VCOおよびその他を含むいくつかのアイデアがある？

トップへ戻る

lianming1

メンバー登録：2004年1月11日
投稿記事：45
支援：4

2004年12月9日午前7時24分クロックおよびデータリカバリ回路

多分あなたラザヴィーによって本見ることができます

トップへ戻る

xwcwc1234

メンバー登録：2001年7月21日
投稿数：316
助け：5

2004年12月9日午前7時36分再：クロックおよびデータリカバリ回路

はい、私はこのテーマにRaziviの本を読んだ。しかし、ほとんどのCDR回路のない周波数検出器が全体のキャプチャ範囲しています。それが問題だ。私のVCOは、常にプロセスのばらつきや電圧、高温下での大規模な変動等が

トップへ戻る

sutapanaki

メンバー登録：2001年11月2日
投稿数：579
助け：33

2004年12月9日午前22時34分再：クロックおよびデータリカバリ回路

着信データを約が知っておくべきこと、特定の周波数-と送信機側でクロックされている10MHzのだ。なぜあなたのVCOは10MHzの定期的なクロックを使用して最初のロックPFDを、PLLのようなチャージポンプ等を後にして、位相検出器の実際のデータを受信する上で、スイッチがロックされ、回復を行う。あなたのVCOは、すでに正しいものには周波数の終了時と発振してやらなければいけないことが、この方法は、データを尊重するとのフェーズをキャプチャされます。

トップへ戻る

xwcwc1234

メンバー登録：2001年7月21日
投稿数：316
助け：5

2004年12月10日5時04分再：クロックおよびデータリカバリ回路

残念なことに、私の回路のように、私は、既知の周波数には、VCOをロックすることはできませんないauxiluary PLLのリファレンス入力をしています。私は、PFDをとしてCDRに使用することができる回路を探しています。それは私が欲しいものだ。

トップへ戻る

sutapanaki

メンバー登録：2001年11月2日
投稿数：579
助け：33

2004年12月10日7時59分再：クロックおよびデータリカバリ回路

次に、おそらくデータ（たとえばNRZ）のenrgyのクロック周波数で含まれていない知っているはずで、PFDをのような存在ではない何かをロックするsomethinkを使用するのは難しいです。あなたのエッジ検出を行うのクロック周波数でエネルギーを作成する方法について考えたことがありますか？

トップへ戻る

andy1

メンバー登録：2004年7月24日
投稿数：126
助け：2

2004年12月13日午後12時46 再：クロックおよびデータリカバリ回路

する詳細は、入力信号フォーマットの種類（NRZ、マンチェスター...).で説明できるだけでなく、ローカル発振するためにクロックをロックしている場合は、ストラ信号にもロックする必要があります。これは複雑になることができます。私はそこにICを使用することができますLANアプリケーションイーサネットとで使用されていると思います。

してくださいいくつかの基本的な考え方は、添付ファイルを参照してください。

申し訳ありませんが、あなたがこの添付ファイルを表示するためにログインが必要です

トップへ戻る

aicer

メンバー登録：2004年10月20日
投稿数：7

2004年12月14日17：01 クロックおよびデータリカバリ回路

私はあなたのアーキテクチャを推測デュアルループ、リファレンスクロック信号がない...あなたパラジウムFdのCPはLPF内蔵＆VCOの..線形位相パラジウム必要なお客様の設計に適しています。これは10MHzのデータレートは、すべてをパラジウム一部papers.The近いループ解析をチェックすることができますデザインスキルのためのPLLは、1つは、FD部分には回転数detector.Rememberチェックに似ていいのは、VCOを生成する必要がありますマルチ（0 90 180 270、または0 45 90 ...等）は、FD requirements.Iのために紙u"を3.125には、FDの部分について- Gb /秒の10のクロックおよびデータリカバリ回路掲載-函数であることをお勧め相- LX4イーサネット"（著者：沈- Iuan Liuら。）

トップへ戻る

CDRCDR

メンバー登録：2004年2月15日
投稿数：82
助け：2

2004年12月14日21時24 クロックおよびデータリカバリ回路

私はあなたのため、これでダブルedged DFFs位相検出を構築し、次に2つのフェーズdetecor（のI / Q）のクロックを参照する必要はありませんPFD.Itの構築に使用されますを使用してPotbakerのPFDをお勧めします

トップへ戻る

グーグル
AdSenseの
Google Adsenseの

2004年12月14日21時24 広告

トップへ戻る

andy1

メンバー登録：2004年7月24日
投稿数：126
助け：2

2004年12月15日午前5時46分再：クロックおよびデータリカバリ回路

私はまだその必要はない""どこからクロックを回復されている用語"クロックリカバリ"誤解を招きやすいので、少し多くの実装は、少なくともでは、alwaysの古語ローカルクロックだと思う。

通常、何が起こることは、すでに既存のローカルクロックにimcommingデータをその位相調整が必要です。これは、ローカルクロックは通常、ローカル発振器から導出されます。

用語"クロック調整"よりわかりやすいです。

トップへ戻る

aicer

メンバー登録：2004年10月20日
投稿数：7

2004年12月18日午前12時21分クロックおよびデータリカバリ回路

確かに、andy1 saying.Thereと同じように、通常、多くのCDR design.referenceクロックでは私の修士論文easier.In取得時と設計回路を向上させる可能性のある基準クロックには、私referencelessクロックとCDRのデザイン。私は、参照clock.So ...あなたのトポロジーの変更が必要かもしれないŬ場合は、誰かを許可したりとCDRには存在しないと、多くの問題に会った。

トップへ戻る